



دانشگاه صنعتی شریف

دانشکده مهندسی برق

عنوان:

پیش گزارش شماره پنجم

DS Laboratory: Pre-report No. 5


نگارش

عرشیا نورپور

دی ۱۴۰۴





بخش اول

توضیحات مدار طراحی شده به شرح زیر است. ورودی چپ بالا ریست و ورودی چپ پایین ست می باشد و خروجی بالا Q و خروجی پایین $\bar{Q}$ می باشد.




بخش دوم

توضیحات در این مدار با اضافه کردن گیت های AND می توان یک بخش پالس کلاک ایجاد کرد که در زمان بالا بودن پالس کلاک به ازای ۱ بودن ست و ۰ بودن ریست خروجی را برابر با ۱ و به ازای ۰ بودن ست و ۱ بودن ریست خروجی را صفر می کند. همچنین به ازای صفر بودن کلاک هیچ تغییری در خروجی اینجاد نمی شود.




بخش سوم


توضیحات بوسیله نقیض کردن ورودی ست و ارسال آن به ریست میتوان یک D Latch ساخت و عکس های آن به شرح زیر است.




بخش چهارم

توضیحات با اتصال دو عدد D Latch می توان یک عدد دی فلیپ فلاپ ساخت و مدار آن به شکل زیر است. و طبق خواست مسئله بصورت لبه پایین رونده می باشد.





توضیحات مدار مورد نظر به شکل زیر است:



بخش پنجم

توضیحات در این بخش با رسیدن به عدد ۱۰ تبدیل به صفر می شود و بنابر این بصورت یک BCD Counter عمل میکند. همچنین سیگنال بزرگترین ارزش مکانی شمارشگر دارای فرکانس یک دهم کلاک می باشد.

